100 miliardi di transistor: il chip IBM sotto 1 nm uscirà dal laboratorio?

Ecco gli ultimi aggiornamenti dai mercati delle attività digitali: Un chip grande quanto un’unghia, capace di contenere quasi 100 miliardi di transistor. IBM ha presentato il 25 giugno 2026 quello che definisce il primo nodo tecnologico al mondo sotto il nanometro: il nodo a 0,7 nm, costruito su un’architettura inedita chiamata NanoStack. È un risultato di ricerca, non ancora un prodotto in vendita.

Ma la domanda che si pone tutto il settore dei semiconduttori è una sola: questa tecnologia riuscirà davvero a uscire dal laboratorio? Punti chiave IBM ha annunciato il primo chip sotto 1 nm al mondo, con nodo a 0,7 nm e architettura NanoStack a transistor impilati in 3D. Il chip concentra quasi 100 miliardi di transistor su una superficie grande quanto un’unghia.

Dinamiche di mercato

Rispetto al predecessore a 2 nm, offre fino al 50% di prestazioni in più o fino al 70% di efficienza energetica superiore. La memoria SRAM on-chip ha mostrato uno scaling del 40%, rilevante per i carichi di lavoro AI. La produzione commerciale potrebbe arrivare entro cinque anni, se la tecnologia si dimostrerà scalabile.

IBM presenta il primo chip al mondo sotto 1 nanometro Per capire la portata dell’annuncio, serve una piccola misura di contesto fisico. Un nanometro è un miliardesimo di metro, all’incirca la dimensione di pochi atomi. Lo standard industriale attuale si attesta intorno ai 2 nm.

IBM ha presentato un nodo a 0,7 nm — tecnicamente al di sotto della soglia dell’1 nm — che potrebbe segnare il limite inferiore di ciò che la fisica consente con i materiali al silicio tradizionali. Jay Gambetta, direttore di IBM Research e IBM Fellow, lo ha definito «un momento storico per il futuro dei chip». Con la NanoStack, ha spiegato, «non stiamo solo rimpicciolendo i transistor: stiamo reinventando come i chip vengono costruiti, per offrire più potenza ed efficienza energetica in modo radicalmente nuovo».

Impatto sui mercati

L’architettura NanoStack e i transistor 3D impilati Il cuore dell’innovazione è un cambio radicale di geometria. Invece di ridurre ulteriormente le dimensioni orizzontali dei transistor — strada ormai quasi sbarrata dalle leggi della fisica — IBM li impila e sfasa verticalmente, costruendo una struttura tridimensionale a strati. Il professor Alan Woodward dell’Università del Surrey ha usato un’analogia efficace: è come passare da costruire case singole al progettare un grattacielo da 100 piani, mentre i concorrenti più vicini, come Samsung e Intel con i loro approcci 3D, si fermano tra i 30 e i 50 piani.

IBM ha già validato questa architettura con inverter CMOS funzionanti. Non è solo teoria: i circuiti di base funzionano. Progressi tecnici e dati sulle prestazioni I numeri che IBM porta a supporto della tecnologia chip sotto 1 nm sono concreti e misurati in laboratorio.

Densità dei transistor e dimensioni Quasi 100 miliardi di transistor in uno spazio paragonabile a un’unghia. Per dare un termine di paragone: i chip più avanzati attualmente disponibili ne contengono una frazione. L’aumento di densità non è marginale — è un salto di ordine di grandezza nella capacità di calcolo per unità di superficie.

I mercati delle criptovalute seguono da vicino questo sviluppo, mentre gli investitori valutano il potenziale impatto sui prezzi.