От JTAG к IJTAG: зачем понадобился новый стандарт аппаратного тестирования

Значимый прорыв формирует отрасль ИИ: antoshaos 22 минуты назад От JTAG к IJTAG: зачем понадобился новый стандарт аппаратного тестирования Средний 9 мин 984 Блог компании YADRO Процессоры Производство и разработка электроники * FPGA * IT-стандарты * Обзор Приветствую! На связи Антон Осетров, DFT-разработчик SoC в компании YADRO. В этой статье я хочу рассказать о вызовах в тестировании SoC, о том, как эти вызовы менялись со временем и как с этим связан переход от аппаратного интерфейса JTAG к IJTAG.

ВведениеДо начала 2000-х годов радиоэлектронные устройства проектировались из нескольких интегральных схем с разной специализацией. На печатной плате присутствовали микросхемы АЦП, DSP-процессор, RS-485-to-UART и другие компоненты. В такой ситуации тестирование с помощью стандарта JTAG (IEEE 1149.

Технические детали

1) было исчерпывающим. О JTAG есть множество интересных статей, среди которых отмечу цикл «Разглядывая JTAG». Интерфейс примечателен тем, что с помощью минимального набора из 4–5 портов мы можем эффективно проводить периферийное сканирование (Boundary Scan) и внутрисхемную отладку.

Максимум информации о состоянии микросхемы при минимуме аппаратуры — по-прежнему важное свойство стандарта. Выход на новые техпроцессы 90 и 65 нм позволил встраивать PHY, появилась аналоговая периферия для SoC. Параллельно стало возможным размещать десятки цифровых IP-ядер разной направленности — от процессорного до видеокодеков.

Это позволяло делать более компактные и производительные устройства. У этих преимуществ была и своя цена — повышение сложности как самих проектов, так и переиспользования их частей. Среди множества предложенных решений было выбрано такое: выявить функции, одинаковые для разных проектов чипов, изолировать их, реализовать однократно, а затем повторно использовать в разных микросхемах.

Отраслевые последствия

Так родился феномен повторного использования проектных решений. Это привело не только к разделению труда внутри компаний, но и позволило рынку разделиться на уровне поставщиков и пользователей IP-ядер. Так мы пришли к точке, когда в SoC уже появилось множество IP-ядер, сделанных разными разработчиками или поставленных разными поставщиками.

А перед отделом испытаний появляется вопрос о тестировании внутренних IP-ядер, которые теперь стали менее контролируемы и наблюдаемы. К этому всему добавился «зоопарк» наименований портов и блоков, для которых приходилось вносить точечные изменения. Получилось так, что проектировщики и топологи повторно использовали одни и те же IP-ядра, а тестировщикам приходилось генерировать разные тесты или менять дизайн для разных проектов.

Это противоречие помог разрешить стандарт IEEE 1500 (Standard for Embedded Core Test). IEEE 1500 и принцип «оболочки»Давайте оценим, чем логически отличается печатная плата со множеством разных микросхем от SoC с IP-ядрами. С функциональной точки зрения мы так же подключаем tx и rx порты, шины адреса и данных, трассируем схему тактирования.

Событие, по словам экспертов, усилит конкуренцию в сфере ИИ.